131 1300 0010
在進行電源EMI濾波器設計時，我們常常需要使用多個電容并聯去滿足總的電容容值，從而達到濾波器插損要求。然而在實際應用中，當用不同容值的電容去并聯時，電源傳導測試時有時會出現諧振峰，這是由于什么原因導致的呢？
一|諧振峰產生機理
我們在軟件中搭建了測試電容阻抗模型，模型如下圖所示。
電路中我們采用1uf電容和10nf電容的高頻模型進行并聯，仿真了兩者的并聯阻抗特性，仿真結果如下圖所示。從圖中可以看到，在15.9MHz處出現了反并聯諧振峰，這是由于當頻率處于兩個電容的諧振頻率之間時，一個電容呈感性，一個電容呈容性，當兩者發生并聯諧振時，兩個電容并聯對外表現的阻抗就比較高。此時，如果電源的噪聲頻點剛好落在反并聯諧振頻率附近，可能會導致電源傳導測試超標。
二|諧振峰抑制措施
為減小反并聯諧振峰值，我們可以采取以下措施：
（1）減小并聯電容之間諧振頻率的差值。如將C2容值由10nf變為100nf，或者將C1的諧振電感由5nH降為1nH，此時C1、C2兩個電容的諧振頻率相靠近。仿真結果如下圖所示。
（2）增大電容的寄身電阻ESR，減小并聯諧振的品質因數，如將C1電容的ESR由10m歐變為100m歐，仿真結果如下圖所示。
三|結語
從上面的分析可以看出，當多個不同容值的電容進行并聯時，會出現反并聯諧振峰，雖然可以采取一些措施降低諧振峰值，但會惡化其他性能指標。當需要采用多個電容并聯來滿足容值要求時，最好采用同類型的電容進行并聯。
